Thủ Thuật Hướng dẫn Thuật ngữ thay thế mở tả RISC CPU và CISC CPU Chi Tiết
Họ và tên đang tìm kiếm từ khóa Thuật ngữ thay thế mở tả RISC CPU và CISC CPU được Cập Nhật vào lúc : 2022-08-18 10:04:02 . Với phương châm chia sẻ Mẹo Hướng dẫn trong nội dung bài viết một cách Chi Tiết 2022. Nếu sau khi đọc Post vẫn ko hiểu thì hoàn toàn có thể lại phản hồi ở cuối bài để Tác giả lý giải và hướng dẫn lại nha.
ĐẠI HỌC QUỐC GIA TP.HCMTRƯỜNG ĐẠI HỌC BÁCH KHOAKHOA KHOA HỌC & KỸ THUẬT MÁY TÍNHBÁO CÁO BÀI TẬP KIẾN TRÚC MÁY TÍNH NÂNG CAOSO SÁNH KIẾN TRÚC RISC VÀ CISCHọc viên:Phạm Minh Khuê – 1570213Thái Hoàng Sơn – 1570227Đặng Danh Hữu – 1570210Thái Bình Dương – 1570204Lục Minh Tuấn – 1570235Đỗ Thanh Thái - 1570229TP. HỒ CHÍ MINH, THÁNG 09/2015-1-|PageI.LỊCH SỬ VÀ TỔNG QUAN1. Kiến trúc CISC (Complex Instruction Set Computer)Trong máy tính mọi thứ đều được đưa về những số lượng nhị phân “0”, “1” chính bới máy tính chỉ hiểu cácmức điện thế tương ứng với 0/1 trên mỗi transistor rõ ràng, người tiêu dùng muốn thực hiện một chươngtrình nào đó, phải nạp mã lệnh chỉ gồm những số lượng 0-1 vào bộ nhớ cho máy tính. Có 3 phương pháp để thực hiệnvấn đề này:Viết ngay mã máy với những số lượng 0-1 và nạp vào bộ nhớ. Cách này rất khó thực hiện vì rất dễgây nhầm lẫn cho những người dân viết và khó trong việc nhớ những câu lệnh, mất rất nhiều thời gian đểviết được một câu lệnh hoàn hảo nhất.Viết dạng tên gợi nhớ bằng hợp ngữ Assembly sau đó dịch ra mã máy. Cấp độ này gần vớingôn ngữ máy nhưng vẫn còn phức tạp với người viết vì khó thực hiện trong những chương trìnhphức tạp. Tuy nhiên trong cách này thì cấu trúc những câu lệnh tương đối gọn nhẹ và cũng dễnhớ.Viết bằng ngôn từ lập trình cấp cao như C, C++, Pascal… sau đó dùng trình biên dịch ra mãmáy. Cách này thân thiện với người lập trình tuy nhiên tạo ra những chương trình có dung lượnglớn hơn nhiều so với viết bằng hợp ngữ (Assembly). Thách thức lớn số 1 là làm thế nào để có sựkết hợp hòa giải và hợp lý giữa người làm phần cứng và người làm phần mềm để chương trình dịchđược thực hiện chuẩn tắc, nhỏ gọn và không tạo ra nhiều code trung gian.Trong suốt thập niên 1960, những nhà thiết kế nỗ lực thu hẹp khoảng chừng cách giữa ngôn từ lập trình bậccao của con người và ngôn từ máy, họ đưa ra cấu trúc với tập những câu lệnh phức tạp gọi là CISC(Complex Instruction Set Computer) có những chính sách định địa chỉ rất khác nhau và do đó tốn nhiều chu kì xungnhịp cho từng câu lệnh. Vào thời kì này, người ta nhận thấy những chương trình dịch khó dùng những thanh ghi,rằng những vi lệnh được thực hiện nhanh hơn những lệnh và thiết yếu phải giảm độ dài chương trình. Do vậyngười ta ưu tiên chọn những kiểu ô nhớ - ô nhớ và ô nhớ - thanh ghi với những lệnh phức tạp và dùng nhiềukiểu định vị. Điều này dẫn tới việc những lệnh có chiều dài thay đổi và như vậy thì dùng bộ điều khiển vichương trình là hiệu suất cao nhất.Việc giảm thiểu ranh giới giữa tập lệnh vi điều khiển và ngôn từ cấp cao không phải là một cách hayđể cho máy tính hoạt động và sinh hoạt giải trí hiệu suất cao. Vì vậy để biết được làm thế nào vi xử lý hoàn toàn có thể hoạt động và sinh hoạt giải trí nhanh hơn tacần biết vi xử lý dùng nhiều thời gian vào việc gì.-2-|PageSự khác lạ cơ bản Một trong những dòng chip của những máy tính sử dụng với tập lệnh rút gọn RISC và máytính sử dụng với tập lệnh phức tạp CISC hoàn toàn có thể được xem như thể một cuộc chạy đua Một trong những nhà lập trìnhvà những nhà thiết kế chíp. Chip CISC được đưa ra nhằm mục đích tạo thuận lợi cho những người dân lập trình ứng dụngbằng cách bỏ những câu lệnh đơn giản mà thay vào đó là một câu lệnh thực thi dài. Điều này làm cho CISCxử lý chậm như lại đạt yếu tố thân thiện. Ở mặt khác thì RISC kém thân thiện hơn nhưng mỗi câu lệnhtrong RISC phục vụ rất hiệu suất cao cho một mục tiêu hẹp và rõ ràng. RISC đòi hỏi người lập trình cần rất kiênnhẫn, giỏi và một trình biên dịch được tối ưu kỹ lưỡng.2. Kiến trúc RISC (Reduced instruction set computing):Một số khối mạng lưới hệ thống từ trong năm 1970 ( hoàn toàn có thể là 1960) đã được ghi nhận là những kiến trúc RISC đầutiên, dựa một phần trên kiến trúc load/store. Khái niệm RISC được đưa ra đầu tiên bởi David Pattersoncủa dự án công trình bất Động sản Berkeley RISC.CDC 6600 dước thiết kế bởi Seymour Crayd năm 1964 đã sử dụng cấu trúc load/store với chỉ hai kiểuaddressing (register+register, and register+immediate constant) và 74 opcode với tỉ lệ clockcycle/instruction nhanh hơn 10 lần so với tỉ lệ truy suất memory. Việc nhanh hơn này một phần do cấutrúc tối ưu của CDC 6600 nhưng nó đó đó là tiền thân của của cấu trúc RISC sau này.Michael J. Flynn coi kiến trúc RISC đầu tiên là IBM 801 được thiết kế năm 1975 bởi John Cocke vàhoàn thành năm 1980. IBM 801 thất bại trong việc thương mại hóa nhưng chính nó đã mang lại nguồncảm hứng cho những dự án công trình bất Động sản sau này và dẫn tới IBM POWER instruction set architecture. Những thiết kế RISCphổ biến nhất là xuất phát từ kết quả nghiên cứu và phân tích của chương trình được tài trợ bởi DARPA VLSI, được biếtđến như thể một tổ chức có rất nhiều nghiên cứu và phân tích về chip design, computer graphics.RISC của Berkeley dành được hiệu suất nhờ vào sử dụng pipelining và kĩ thuật register windowing.Trong CPU truyền thống sẽ có một số trong những lượng thanh ghi và một chương trình hoàn toàn có thể sử dụng bất kì thanhghi tại mọi thời điểm. Những CPU sử dụng kĩ thuật register windowing sẽ có một lượng lớn những thanh ghinhưng chương trình chỉ sử dụng số lượng nhỏ những thanh ghi đó. Những chương trình sử dụng số lượng giới hạn cácthanh ghi sẽ làm tăng tốc độ procedure được gọi: Sự gọi đơn giản là di tán windown xuống để thiết-3-|Pagelập 8 thanh ghi được sử dụng và trả sự di tán window trở lại. Dự án Berkeley RISC tạo ra RISC-Iprocessor năm 1982 chứa chỉ 44420 transistor (nhỏ hơn rất nhiều so với 100000 của CISC) RISC-I chỉ có32 instruction, vượt trội hoàn toàn so với single-chip design khác. RISC-II năm 1983 cóc 40760 transistorvà 39 instuction. Nó chạy nhanh gấp 4 lần RISC-I.MISP cũng là một dạng của RISC, được phát triển bởi John L. Hennessy tại đại học Stanford năm 1981.Nó trở thành khối mạng lưới hệ thống function năm 1983 và hoàn toàn có thể chạy chương trình đơn giản năm 1984. MISP sử dụngcách tiếp cận là clock cycle tích cực và sử dụng pipeline để giúp nó đảm bảo hoàn toàn có thể hoạt động và sinh hoạt giải trí một cáchđầy đủ. Theo sau MIPS là MIPS-X. Năm 1984, Hennessy và tập sự đã tạo khối mạng lưới hệ thống MIPS Computer. Sảnphẩm thương mại là R2000 microprocessor năm 1985 và theo sau đó là R3000 năm 1988.Đầu trong năm 1980, có những hồ nghi xung quanh khái niệm RISC về sự thương mại hóa trongtương lai, nhưng đến Một trong trong năm 1980, RISC đã có sự phát triển tương đối đủ để thương mại hóa.Năm 1986, Hewlett Packard đã khởi đầu sử dụng PA-RISC trong khối mạng lưới hệ thống máy tính của tớ. Trong khi đó,những nỗ lực của Berkeley đã làm cho khái niệm RISC trở nên nổi tiếng và đến năm 1987, SunMicrosystems khởi đầu di tán khối mạng lưới hệ thống với SPARC processor, nhờ vào nền tảng là khối mạng lưới hệ thống RISC-II.SPARC của SUN-4-|PageTổ chức US government Committee on Innovations in Computing and Communications chấp nhạn kháiniệm RISC nhờ việc thành công của khối mạng lưới hệ thống RISC-II. Sự thành công này đã và đang thu hút sự đầu tư củaIBM với việc ra đời khối mạng lưới hệ thống RISC vào năm 1990. Đến năm 1995, RISC processors là nền tảng của ngànhcông nghiệp sever trị giá 15 tỷ USD.Từ năm 2010, một open source: ISA, RISC-V được phát triển bởi đại học California với mục đínhnghiên cứu và như một sự thay thế cho việc độc quyền của ISA. Năm 2014, ISA được thiết kế để mở rộngtừ lõi barbone đủ cho một embedded processor nhỏ cho siêu máy tính và điện toán đám mây.II.ĐẶC ĐIỂM SO SÁNH:1. Kiến trúc CISCỨng dụng điển hình là sử dụng trong kiến trúc x86 của Intel. Dưới đây là một số trong những đặc điểm chính củaCISI/x86.Format:Độ dài câu lệnh thay đổi.Thông thường những câu lệnh là ngắn và đơn giản. Tuy nhiên có một số trong những câu lệnh đặc biệt phứctạp và dài.Độ dài khoảng chừng 1B tới 16BToán tửPhức tạp, cần nhiều chu kì để thực hiện câu lệnhCác phép toán thể hiện phức tạp, được mã hóa.Thao tác với kiểu chuỗiToán hạng:Bộ nhớ, thanh ghi và trực tiếpCó nhiều mode địa chỉX86: 8 thanh ghi 32b và 6 thanh ghi 16bViệc tiến bộ trong mạch kết và phương pháp dịch đã làm cho nhận định trước đây phải xem xét lạinhất là lúc có một khảo sát định lượng về việc dùng tập lệnh những máy CISC.Bộ xử lýIBM 370/168DEC 11/780iAPX 432Năm sản xuất197319781982Số lệnh208303222Bộ nhớ vi chương trình420Kb480Kb64KbChiều dài lệnh16-4816-4566-321Kỹ thuật chế tạoECL – MSITT1 – MSINMOS VXLICách thực hiện lệnhThanh ghi – thanh ghiThanh ghi – thanh ghiNgăn xếpThanh ghi – bộ nhớThanh ghi – bộ nhớBộ nhớ - bộ nhớBộ nhớ - bộ nhớBộ nhớ - bộ nhớ64kb64kbDung lượng cache-5-|Page0Bảng trên cho ta thấy những đặc tính của vài máy sử dụng CISC tiêu biểu. Ta thấy 3 máy đều có điểmchung là có nhiều lệnh và chiều dài thay đổi. Có nhiều cách thức thực hiện lệnh và nhiều vi chương trình đượcdùng.⊕。Ưu điểm CISCKích thước tập lệnh thay đổi với rất nhiều định dạng rất khác nhau.Cho phép giá trị trong bộ nhớ được dùng như toán hạng trong những chỉ lệnh xử lý tài liệu.Có rất nhiều thanh ghi, nhưng hầu hết chỉ sử dụng cho một mục tiêu riêng biệt nào đó.Có nhiều lệnh, khoảng chừng 500 lệnhCó nhiều kiểu định vị.Có nhiều dạng lệnh.Có nhiều lệnh khác thâm nhập vào bộ nhớ⊕。Nhược điểmSử dụng rất nhiều code ROM giải thuật những chỉ lệnhCác máy cũ ít khi được cho phép dòng lệnh thực thi kiểu cấu trúc dòng chảy, chúng phải thực thituần tự hết dòng lệnh này mới tới dòng lệnh khác.Cần nhiều chu kì xung nhịp cho việc hoàn thành xong một lệnh.2. Kiến trúc RISC:⊕。Instruction setCó một hiểu nhầm lớn với cụm từ “reduced instruction set computer” là một ý tường tồi rằnginstructions được số lượng giới hạn đơn giản và cho kết quả là một tập những instructions nhỏ hơn. Do đó, trongnhững năm qua, tập RISC instruction có sự phát triển về kích thước và ngày này nhiều trong số chúng cótập những instruction to hơn CISC CPU. Từ “reduced” được dùng để mô tả lượng việc làm của bất kì singleinstruction được hoàn thành xong thì được giảm tại bất kì single data memory cycle, để so sánh với instructionsphức tạp của CISC CPU. CISC CPU yêu cầu nhiều data memory cycles để thực hiện những single instruction.Thông thường, RISC processors chia instructions cho I/O and data processing.⊕。Triết lý thiết kếĐối với bất kỳ mức độ nào, một chip RISC thường sẽ có rất ít transistors dành riêng cho lõi logic.Điều đó được cho phép được cho phép những nhà thiết kế để tăng kích thước của tập register và tăng xử lý song songnội bộ.Các tính năng khác thường được tìm thấy trong kiến trúc RISC là:Định dạng instruction thống nhất, bằng phương pháp sử dụng một từ duy nhất với những opcode trongcác vị trí bit giống nhau ở mọi instruction, yêu cầu giải decoding;Registers mục tiêu chung giống hệt nhau, được cho phép bất kỳ registers để được sử dụng trongmọi context, đơn giản hóa thiết kế compilerAddressing modes đơn giản, với addressing phức tạp thực hiện thông qua trình tự của cácphép tính số học, load-store operations, hoặc cả haiVài kiểu tài liệu trong phần cứng, một số trong những CISCs có byte string instructions, hoặc tương hỗ sốphức tạpÝ tưởng khởi đầu khi người ta nhận thấy rất nhiều tính năng trong những bộ VXL vốn được thiết kế nhằmgiúp việc làm lập trình trở nên thuận tiện và đơn giản hơn lại thường bị những phần mềm bỏ sót. Những tính năng nàythông thường cần vài chu kỳ luân hồi máy để thực thi. Cộng thêm sự cách biệt về hiệu suất Một trong những CPU và bộ-6-|Pagenhớ chính đã dẫn đến nhiều kỹ thuật hoặc nhằm mục đích tổ chức lại quá trình thực thi trong bộ xử lý hoặc nhằmgiảm bớt số lần truy xuất bộ nhớ.Những năm cuối của thập niên 1970, những nhà nghiên cứu và phân tích của IBM (và cả một số trong những dự án công trình bất Động sản khác) đãchứng minh rằng phần lớn những phương pháp đánh địa chỉ trực giao thường bị những chương trình bỏ qua.Đây đó đó là kết quả không mong đợi do sử dụng những trình biên dịch cấp cao thay vì sử dụng hợp ngữ.Các trình dịch tại thời điểm đó không đủ kĩ năng để tận dụng hết tính năng của những bộ VXL CISC; chủyếu là vì sự trở ngại vất vả trong thiết kế trình dịch. Trình biên dịch càng trở nên phổ biến thì những tính năngnày lại càng bị bỏ quên.Một nghiên cứu và phân tích khác cũng chỉ ra rằng những tính năng này ít được dùng vì thực ra chúng được thựcthi chậm hơn một nhóm lệnh cùng thực hiện tác vụ đó. Đây in như một nghịch lý của quá trình thiếtkế VXL, người thiết kế không còn đủ thời gian để tối ưu cho tất cả những lệnh, do đó họ chỉ chú trọng đếnnhững lệnh thường được sử dụng nhiều nhất. Ví dụ rõ ràng nhất có lẽ rằng là lệnh INDEX của CPU máy VAX, sẽnhanh hơn từ 45% đến 60% nếu lệnh này được thay bằng một nhóm những lệnh VAX đơn giản khác.Cũng trong thời gian này, CPU khởi đầu hoạt động và sinh hoạt giải trí nhanh hơn bộ nhớ. Thậm chí trong thập niên 1970,người ta nhận định rằng điều này sẽ còn tiếp tục không dưới 1 thập niên nữa, và tới lúc đó CPU sẽ nhanh hơnbộ nhớ hàng trăm tới hàng trăm lần. Có lẽ đã đến lúc CPU cần thêm nhiều thanh ghi (sau này gọilà cache) để hoàn toàn có thể hoạt động và sinh hoạt giải trí ở tốc độ cao hơn. Những thanh ghi và bộ nhớ đệm mới sẽ cần khoảngtrống trên bo mạch hoặc trên chip được tạo ra nếu giảm sự phức tạp của CPU.Tới thời điểm hiện nay, một phần đóng góp cho kiến trúc RISC đến từ thực tế đo đạc những chương trình trongthế giới thực. Andrew Tanenbaum từ tổng kết rất nhiều đo đạc này đã chỉ ra rằng hầu hết những CPU lúcbấy giờ đều được thiết thừa kế quá mức. Ví dụ, ông nhận định rằng 98% những hằng hoàn toàn hoàn toàn có thể biểu diễnbằng 13 bit, trong khi đó những CPU được thiết kế theo bội số của 8 thường là 8, 16 hoặc 32. Do đó nếu CPUcho phép những hằng được lưu trong những bit dư của mã lệnh sẽ làm giảm sút rất nhiều lần truy xuất bộnhớ. Thay vì phải đọc từ bộ nhớ hay từ thanh ghi, những hằng đã ở ngay đó khi CPU cần, vì thế quá trìnhthực thi sẽ nhanh hơn. Tất nhiên điều lại này yêu cầu mã lệnh phải thật nhỏ để những lệnh 32 bit có thểchứa được những hằng tương đối lớn.Những chương trình trong thực tế thường tốn phần lớn thời gian để thực hiện một số trong những tác vụ đơn giản,do đó một số trong những nhà nghiên cứu và phân tích hướng tới việc tối ưu hóa những tác vụ này. Do xung nhịp (clock rate) củaCPU bị số lượng giới hạn bởi thời gian thực hiện lệnh chậm nhất, nên nếu tối ưu lệnh này (hoàn toàn có thể bằng phương pháp giảmsố phương pháp đánh địa chỉ mà nó tương hỗ) sẽ làm cho toàn bộ tập lệnh được thực thi nhanh hơn nhiều.Mục tiêu của RISC đó đó là đơn giản hóa những lệnh, để mỗi lệnh hoàn toàn có thể được thực thi chỉ trong 1 chu kỳmáy. Việc tập trung đơn giản hóa những lệnh đã phát hành nhiều chủng loại "Máy tính với tập lệnh được đơn giảnhóa" - RISC.Giờ đây để thực hiện cùng một việc làm, chương trình được viết với những lệnh đơn giản thay vì vớimột lệnh phức tạp, tổng số những lệnh phải đọc từ bộ nhớ nhiều hơn nữa do đó cũng mất nhiều thời gian hơn.Tại thời điểm đó người ta chưa chắc như đinh khuyết điểm này còn có còn đảm bảo sự ưu việt hơn về hiệu suất củaRISC hay là không, và hầu như đó đã và đang là một trận chiến dai dẳng về khái niệm RISC.⊕。Ứng dụng của RISC: từ cell phone đến supercomputerLow end và khối mạng lưới hệ thống mobile:Đến đầu thế kỷ 21, phần lớn những Low end khối mạng lưới hệ thống mobile nhờ vào kiến trúc RISC gồm có :Các kiến trúc ARM đang thống trị thị trường tiết kiệm năng lượng và giá tiền thấp trong những hệthống nhúng .Nó được sử dụng trong một số trong những khối mạng lưới hệ thống như Android, iPhone, iPad, thiết bị RIM, NintendoGame Boy Advance.-7-|PageDòng MIPS xuất hiện trong PlayStation, PlayStation 2, Nintendo 64, PlayStation Portable gatewaysnhư Linksys WRT54G loạt.High end RISC và supercomputing:MIPS của Silicon Graphics ,SPARC của Oracle, RISC-V: open source của Berkeley.RISC-V3. So sánh giữa kiến túc CISC và RISCTừ những đặc điểm đánh giá giữa hai kiến trúc CISC và RISC, ta hoàn toàn có thể đưa ra những so sánh mangtính tham khảo:RISC-8-|PageCISCRISCƯuđiểmVì số lượng instruction nhỏ trong RISC,những trình biên dịch cấp cao có thểtạo ra những code hiệu quảRISC được cho phép tự do trong việc sửdụng những không khí trên cácmicroprocessors vì cấu trúc đơn giảncủa nó.Thay vì sử dụng Stack, nhiều RISCprocessors dùng register để passingarguments và giữ những giá trị cục bộ.Tốc độ thực thi tăng cao và thời gianthực thi tối thiểu.Số lượng format của những instructionsnhỏ (thường là nhỏ hơn 4), một vàiinstructions (khoảng chừng 150) và vàiaddressing modes (nhỏ hơn 4) cầnthiết.CISC-9-|PageMỗi chỉ lệnh ngôn từ máy đượcnhóm lại thành một hướng dẫn vi vàthực hiện phù hợp, và sau đó đượclưu trữ sẵn trong bộ nhớ của cục xử lýchính, được gọi là hiện thựcmicrocode.Nhờ vào bộ nhớ của microcodenhanh hơn bộ nhớ chính, nên nhữngtập microcode instructions có thểđược hiện thực mà không giảm tốcđộ đáng kể so với việc hiện thực códây cứng.Toàn thể tập instructions mới có thểgần như không thể hiệu chỉnh thiếtkế chương trình micro.Trong CISC, số lượng instructions yêucầu cho việc hiện thực một chươngtrình hoàn toàn có thể được hạ xuống bằngcách xây dựng những tập instructionsgiàu và cũng hoàn toàn có thể được thực hiệnđể sử dụng chậm nhớ đúng thương hiệu quảhơn.Bởi vì superset của instructions baogồm tất cả những instructions trước,điều đó làm cho việc tạo ra microcoding dễ hơn.RISCNhượcđiểmViệc tăng lên về độ dài của cácinstructions dẫn đến sự phức tạp tănglên bên trong RISC processors trongviệc thực thi vì chu kì của những kí tự mỗiinstructionPerformance của những RISC processorsphụ thuộc hầu hết vào compiler hoặcprogramming chính bới kiến thức và kỹ năng củacompiler đóng vài trò chính trong việcchuyển từ CISC code sang RISC code,vì vậy chất lượng trọng việc tạo ra codephụ thuộc vào compiler.Trong việc chuyển từ mã CISC sang mãRISC, được hiểu như việc mở rộngcode, sẽ tăng lên về kích thước. Vàchất lượng của code mở rộng một lầnnữa phụ thuộc vào compiler và cũngnhưng trên tập instruction của máy.Caches level đầu của RISC cũng là mộtbất lợi của nó, những processors có bộnhớ lớn trên những con chip của nó.Để đáp ứng cho những instructions, nóđòi hỏi một khối mạng lưới hệ thống có bộ nhớ nhanh.CISCChi phí của clock time tuỳ thuộc vàotừng instructions rất khác nhau, bởi vìđiều đó, performance của máy sẽ bịgiảm xuống.Các hướng dẫn thiết lập phức tạp vàchip phần cứng tăng lên khi mỗiphiên bản mới của cục vi xử lý baogồm một tập hợp con của những thế hệtrước đó.Chỉ có 20% những instructions được sửdụng trong những sự kiện lập trìnhkinh điển, tuy nhiên có rất nhiều chỉdẫn đặc biệt trong sự tồn tại màthậm chí còn không được sử dụngthường xuyên.Các mã có điều kiện được thiết lậpbởi những lệnh CISC như một tác dụngphụ của mỗi hướng dẫn mà cần cóthời gian để setup này - như hướngdẫn tiếp theo thay đổi những bit mãđiều kiện - vì vậy, trình biên dịch đãkiểm tra những bit mã điều kiện trướckhi điều này xảy ra.III. ĐỊNH HƯỚNG PHÁT TRIỂN CỦA CISC VÀ RISCTrong tương lai, công nghệ tiên tiến ngày càng có những bước tiến vượt bậc về những kiến trúc phần cứng,vậy tương lai nào cho hai kiến trúc RISC và CISC?CISC và RISC sẽ quy tụ?Các công nghệ tiên tiến xử lý tân tiến đã thay đổi đáng kể Tính từ lúc chip RISC đầu tiên được ra mắt vào đầunhững năm 80. Bởi vì một số trong những tiến bộ được sử dụng bởi cả hai kiến trúc RISC và CISC, ranh giới giữa haikiến trúc đã khởi đầu mờ đi. Trong thực tế, hai kiến trúc gần như thể có vẻ như như đã được thông qua những chiếnlược của nhau. Bởi vì tốc độ xử lý đã tăng lên, chip CISC lúc bấy giờ hoàn toàn có thể thực hiện nhiều hơn nữa một lệnhtrong một single clock. Điều này cũng khá được cho phép chip CISC tận dụng pipelining. Với những tăng cấp cải tiến côngnghệ khác, giờ đây hoàn toàn có thể để phù phù phù hợp với nhiều transistor hơn trên một chip duy nhất. Điều này cho phépbộ vi xử lý RISC đủ không khí để phối hợp, và bộ vi xử lý CISC cũng hoàn toàn có thể phức tạp hơn. Chip RISC cũngsử dụng những phần cứng phức tạp hơn. Từ tất cả yếu tố này hoàn toàn có thể nói rằng tất cả chúng ta đang ở thời đại "hậuRISC", trong đó hai phong cách đã trở nên tương tự mà phân biệt giữa chúng là không hề phù hợp nữa.Tuy nhiên, cần lưu ý rằng chip RISC vẫn giữ lại một số trong những đặc điểm quan trọng. Chip RISC sử dụng thốngnhất, tập lệnh quy trình đơn. Họ cũng giữ lại, kiến trúc “register-to-register” và “load-store”.Tóm lại CISC và RISC ngày càng trở nên giống nhau. Nhiều con chip RICS lúc bấy giờ có nhiều chỉ lệnhvà ngược lại, những con chip CISC hiện hay sử dụng nhiều kĩ thuật trước đây kết phù phù hợp với con chip RISC.Chip CISC của Intel đã dùng kỹ thuật RISC trong chip 486 của nó và làm tăng số lượng trong những bộ xửlý của dòng Pentium.- 10 - | P a g e
Tải thêm tài liệu liên quan đến nội dung bài viết Thuật ngữ thay thế mở tả RISC CPU và CISC CPU